需要购买设计请加我们的QQ962120665，电话18730072785 |
闹钟|FPGA|VHDL|仿真|闹钟设计
文件格式：word
本科毕业设计 基于FPGA的数字闹钟的设计
一套完整的毕业设计，包括任务书、开题报告、论文正文、外文翻译。
有预览文件请查看。
论文正文共23页。共10804个字符数（不计空格）。整套压缩包大小：2.48MB。
外文翻译 FPGA （FAPG）。
基于FPGA的数字闹钟的设计
摘要：随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益
突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计
文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功
能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和仿真了所设计的程序，并逐一调试验证程序的运行状况。仿真和
验证的结果表明，该设计方法切实可行，该数字闹钟可以实现调时定时闹钟播放音乐功能具有一定的实际应用性。
关键词：闹钟；FPGA；VHDL
The design of digital alarm clock Based on FPGA
Abstract： With the EDA technology development and expansion of application fields, and in-depth, EDA
technology in the electronic information, communication, automatic control and computer applications of
growing importance. EDA technology is dependent on a powerful computer, the software platform in the EDA
tools for the hardware description language VHDL description for the system logic means completed design
documents, automatically complete the test logic optimization and simulation, electronic circuit set up to
achieve the system functionality. This article describes the VHDL hardware description language based on
multi-function digital alarm clock design ideas and techniques. In the Quartus II compiler and development
environment designed to simulate the process, and one by one to debug verification process operating
conditions. Simulation and verification results show that the design method is feasible, digital alarm clock
can adjust the time when the alarm clock to play music with some practical application.
Key words：alarm clock；FPGA；VHDL
目 录
摘要 I
Abstract II
第一章 绪论 1
1.1选题的依据及意义 1
1.2 国内外研究现状及发展趋势 1
1.3 本课题研究内容 2
第二章 数字钟的系统分析与设计 3
2.1 设计要求 3
2.2 整体方案设计 3
2.3 各子模块设计 4
第三章 软件设计 6
3.1 主程序流程图 6
3.2 分频模块程序设计 6
3.3 显示模块程序设计 8
3.4 数字闹钟控制模块程序设计 9
3.5 数据转换模块程序设计 11
3.6 数字钟顶层文件设计 12
第四章 系统调试与仿真 14
4.1 系统仿真简述 14
4.2 时序仿真 14
4.3 开发板仿真 15
4.4 仿真结论 17
结 论 18
参考文献 19
致 谢 20